第1章 绪论
1．1 基本概念
1．1．1 SOC
1．1．2 SOPC
1．1．3 lP核
1．2 NiosⅡ软核处理器简介
1．2．1 可定制特性
1．2．2 系统性能可配置性
1．2．3 延长产品生存周期
1．3 SOPC设计流程
1．4 支持NiosⅡCPU的FPGA型号
1．4．1 Cyclone和CycloneⅡ系列
1．4．2 Stratix和StratixⅡ系列
1．5 最新的FPGA系列器件

第2章 SOPC的硬件开发环境及硬件开发流程
2．1 创建QuartusⅡ工程
2．2 创建NiosⅡ系统模块
2．2．1 创建顶层实体
2．2．2 创建NiosⅡ系统模块
2．2．3 分配IP模块的地址和中断号
2．2．4 配置NiosⅡ系统
2．2．5 生成NiosⅡ并加入到工程中
2．2．6 加入引脚和嵌入式锁相环
2．3 设计优化
2．3．1 面积与速度的优化
2．3．2 时序约束与设置
2．3．3 Fitter设置
2．4 编译
2．4．1 编译设置
2．4．2 引脚分配
2．4．3 编译用户设计
2．5 编程下载
2．5．1 下载
2．5．2 验证

第3章 NiosⅡ体系结构
3．1 NiosⅡ处理器结构
3．2 NiosⅡ寄存器文件
3．2．1 通用寄存器
3．2．2 控制寄存器
3．3 存储器和I/O组织
3．3．1 指令和数据总线
3．3．2 高速缓存
3．3．3 紧耦合存储器
3．3．4 地址映射
3．4 寻址方式

第4章 Avalon总线规范
4．1 Avalon总线简介
4．2 Avalon总线基本概念
4．2．1 Avalon外设和交换架构
4．2．2 Avalon信号
4．2．3 主端口和从端口
4．2．4 传输
4．2．5 主从端口对
4．2．6 周期
4．3 Avalon信号
4．3．1 信号类型的完整列表
4．3．2 信号极性
4．3．3 信号命名规则
4．3．4 Avalon信号时序说明
4．3．5 传输属性
4．4 从端口传输
4．4．1 从端口信号详述
4．4．2 从端口读传输
4．4．3 从端口写传输
4．5 主端口传输
……
第5章 基于FPGA的DSP开发技术
第6章 软件设计流程和方法
第7章 NiosⅡ常用外设编程
第8章 NiosⅡ系统高级开发
附录A 电子钟C语言的源程序和头文件
附录B GX-SOC/SOPC专业级创新开发实验平台硬件介绍
附录C SOPC实验
参考文献